2010



NEWS 2013



Multicore Debugging

ローターバッハは、長年に渡り、携帯電話産業のほとんど の主要企業と戦略的パートナーシップを保ってきまし た。2001年に、携帯電話製造各社は、次世代の製品にマ ルチコアASICを搭載することを初めて明らかにしまし た。これにより、ローターバッハの設計担当者に2つの 大きな課題が与えられました。1つ目は、2つ以上の デイジーチェーンのコアを競合なくデバッグする PowerViewソフトウェアを開 ためにTRACE32 発し直さなければならないこと、2つ目は、ロー ターバッハのデバッガがASIC内のすべての コアをサポートすることへの期待を携帯電 話製造各社が明言したことです。この時点 まで、DSPはローターバッハのラインナッ

ニュルンベルグで開催された Embedded World 2003で、ロ ーターバッハは、Texas struments社OMAP1510 (TMS320C55x, ARM9)とInfineon社 S-GOLD (ARM9, OAK DSP)の2つの市販 されているチップ に対応するマル チコアデバッグ Multicore ソリューション を紹介しま Projects

ARM用UEFIデバッグ

必要になりました。

プの中では重視されていなかったので、

遅れを取り戻すために多くの作業が

SMP Tracing Debugging 2006 ARM CoreSight

Multicore

Tracing

Multicore

First

Debugging

ARM's big.LITTLE Systems

> それ以来、ローター バッハは多数のお客 様のマルチコアプロ ジェクトをサポートし、マ ルチコアチップに組み込 まれる複雑なデバッグお よびトレースの機能に合わ せてTRACE32ハードウェアと PowerViewソフトウェアを継続 的に改良しています。

では、2013年のローターバッハの課 題は何でしょうか。

多数のSMPシステム設計者が、より処理能 力が高く、エネルギー消費が少ないコアを 必要としています。ARM社のbig.LITTLEシス テムにより、エネルギー効率の高いLITTLEコア (Cortex-A7)と高性能のbigコア(Cortex-A15)を 組み合わせることが可能になりました。基本的な 考え方はシンプルです。デフォルトでは、ソフトウェ アは通常LITTLEコアで動作しますが、より高い処理 能力が必要になるとすぐに、オペレーティングシステム はソフトウェア処理をbigコアに移行します。LITTLEコア とbigコアではデバッグやトレースのテクノロジが異なるこ とや、どちらのコアがアクティブかを動的に認識する必要が あることから、ローターバッハは、2013年中に、お客様の要 件に合わせたソリューションの開発を計画しています。.

NEWS 2013 コンテンツ

7

TRACE32 マルチコア戦略	2	新サポートターゲットOS	7
コードカバレッジ:結果のドキュメント化	4	Cortex $^{\scriptscriptstyle{TM}}$ -M ファミリ用 μ Trace	8
新サポートプロセッサ/チップ	6		

TRACE32 マルチコア戦略

ローターバッハは、マルチコアチップのデバッグおよびトレースを10年以上に渡ってサポートしてきました。


フレキシビリティ

ローターバッハは、長年に渡って、TRACE32ハードウェアおよびソフトウェアを可能な限り柔軟にすることを目標として

きました。あらゆるコアの組み合わせ、あらゆるマルチコアテクノロジ、あらゆるマルチコア動作モード、さらには最も複雑なデバッグおよびトレースのインフラストラクチャまで、すべてがTRACE32によってサポートされています。この柔軟性は、TRACE32がAMPシステムとSMPシステムの両方のデバッグおよびトレースをサポートすることも意味します。これら2つのシステムをデバッグする際の重要な相違点の概要については、2~3ページの表を参照してください。

SMP マルチコア設定






SMP	SMP システム — 対称型マルチコアプロセッシング		
ターゲットシステムレイアウト	SMPシステムは、2つ以上のコアで構成されます。これらは通常は同一で、少なくともインストラクションセット互換です。		
タスク割り当て/ オペレーティングシステム	単一のSMPオペレーティングシステムが、タスクをコアに(動的または静的に)割り当てます。		
TDACE22 インフ カンフ の料	SMPシステムをデバッグする際に開始されるTRACE32インスタンスは1つだけです。		
TRACE32インスタンスの数 	このインスタンスがすべてのコアを制御し、すべての情報を表示します。		
コアの同時起動/停止	すべてのコアが同時に起動および停止します。		
オンチップブレークポイント	オンチップブレークポイントは、全コアのデバッグレジスタで並列に設定されます。		
トレースフィルターとトレーストリ ガー	トレースフィルターとトレーストリガーは、すべてのコアのトレースレジスタで並列プログ ラミングされます。.		
トレース表示	トレース情報は、すべてのコアに関して同時表示またはコアごとに表示することができ ます。		
プロファイリング	ランタイムは、コアごと、またはシステム全体で測定できます。		

70以上のプロセッサアーキテクチャをサポート

ローターバッハのもう1つの重要な原則は、標準的なコア、DSP、ソフトウェアコアを埋め込んだFPGA、コンフィギャラブルコアを含む幅広いプロセッサアーキテクチャをサポートすることです。新しいコアはそれぞれ、AMPシステム内でシングルコアのサブシステムとしてデバッグできるような方法で、TRACE32に統合されます。どんなアーキテクチャで

も、SMPのデバッグおよびトレースは、チップ製造メーカーが最初のSMP対応チップを発売するとすぐにデバッガに追加されます。SMP対応のチップは、TRACE32 OS認識に対応していることが特に重要です。この対応では、SMPオペレーティングシステムがランタイム中にプロセスをコアに動的に割り当てるか、一部またはすべてのプロセスが静的に割り当てられるかを考慮する必要があります。





AMP システム — 非対称型マルチプロセッシング		
ターゲットシステムレイアウト	AMPシステムは、複数のサブシステム(個々のコアやSMPシステム)で構成されます。	
タスク割り当て/ オペレーティングシステム	タスクは、設計フェーズ中にサブシステムに割り当てられます。 オペレーティングシステムは、1つのサブシステムのみを制御します。	
TRACE32インスタンスの数	AMPシステムをデバッグする際は、2つ以上のTRACE32インスタンスが開始されます。 TRACE32インスタンス1つにつき1つの完全なサブシステムを制御し、その情報を表示します。	
コアの同期実行/停止	すべてのコアサブシステムを同時に実行および停止できます(カスタマイズ可能)。	
オンチップブレークポイント	オンチップブレークポイントは、サブシステムごとに個々に設定されます。	
トレースフィルターとトリガー	トレースフィルターとトレーストリガーは、サブシステムごとに個々に設定されます。	
トレース表示	1つのTRACE32インスタンスで、そのインスタンスが制御するすべてのコアのトレース 情報が表示されます。	
プロファイリング	1つのTRACE32インスタンスで、そのインスタンスが制御するすべてのコアのランタイムを測定できます。 グローバルタイムスタンプにより、サブシステム間のタイミングを直接表示できます。	

コードカバレッジ: 結果のドキュメント化



2012年11月より、TRACE32 PowerViewでは、コードカバ 新しく追加された機能は、コメント機能とXMLエクスポートレッジ解析の結果を文書化する新機能が提供されています。 です。





トレースベース コードカバレッジ

医療や航空電子工学のような市場では、多くの場合、ステートメントカバレッジやデシジョンカバレッジの証明が製品の品質保証のために必要です。多くの組み込みシステムの仕様で、高度に最適化されたコードをリアルタイムでテストすることが必須となっています。コードインストルメンテーションおよび実コードの変更は禁止されています。ローターバッハのトレースベースのコードカバレッジシステムは、使用するプロセッサまたはマルチコアチップが以下の要件を満たしていれば、ステートメントカバレッジおよびデシジョンカバレッジの証明をお客様に提供します。

ターゲットコアには、コアでの命令の実行に関する情報を生成するオンチップトレースロジックが搭載されている必要があります。同時に、外部ツールで完全なトレース情報を記録できるように、プロセッサまたはマルチコアチップには十分な帯域幅のトレースポートが備わっている必要があります。

60MB/秒までの平均的なデータ転送速度の場合、トレース データは記録中にホストコンピュータにストリーミングできま す。従いまして、テスト実行のたびに数テラバイトのトレース 情報を記録できます。

トレース情報はアセンブラレベルで使用できるため、次の証明が提供可能です:

- オブジェクトステートメントカバレッジ システムのテスト中にアセンブリコードの各行が1回以上 実行されたことを証明します。
- オブジェクト分岐カバレッジ 条件分岐ごとに、進んだ場合と進まなかった場合が1回以 上ずつあることを証明します。

高級言語コードの行に関しては、ステートメントカバレッジとデシジョンカバレッジをこの解析から簡単に導き 出すことができます。

コメント機能

一般的に、開発者は、組み込みシステムがすべての要件を満たして完全にコンパイルすることを証明するためにテストケースを作成します。そのため、これらがシステムテストの基礎となります。.





コードカバレッジ解析用のデータを収集するために、トレースツールは、システムテスト中に実行された命令に関するすべての情報を記録します(記録)。記録されたトレース情報は、コードカバレッジデータベースでTRACE32 PowerViewによって管理されます。これにより、ユーザーはコードカバレッジの結果を数多くの方法で解析および表示できます(確認)。

テストが完了したら、テスト担当者は次の決断を下す必要が あります:

- コードの実行されなかったセクションが要件を満たすかど うか。要件を満たす場合は、次回のシステムテスト用に適 切なテストケースを作成する必要があります。
- コードの実行されなかったセクションが、現在のシステム 設定ではテスト不可能な要件を満たす場合は、新しい TRACE32コメント機能を使用して、それが含まれている 理由を説明できます(コメント)。
- デッドコードがあるかどうか。ある場合は、ソフトウェアから削除する必要があります。

XML エクスポート

システムテストが完了したら、コードカバレッジ解析の結果を文書化する必要があります。XML形式での結果のエクスポートがTRACE32 PowerViewでサポートされるようになりました。次のファイルをエクスポートできます:

- 1. アセンブリコードと高級言語コード、およびコードカバレッジタギング(my_coverage.xml)
- 2. コードカバレッジ解析結果をシンボリックレベルで表示 (モジュール/関数カバレッジなど)
- 3. テスト中に実行されなかったにもかかわらず個々の コードセクションが許容される理由を説明するコメント (bookmark.xml)

ローターバッハでは、Webブラウザに結果を直感的に表示できるように、変換ファイルを提供しています(t32transform.xsl)。必要に応じて、結果はPDFファイルとしても保存できます。

New

プロセッサ/チップ

Altera	Cortex-A/-R • Cyclone V SoC
Analog Devices	Cortex-M • ADuCM36x
AppliedMicro	PPC40x • PPC405EX, PPC405EXr PPC44x • SMP for APM PacketPro
ARM	Cortex-A5x (ARMv8) Cortex-A53 Cortex-A57
Atmel	Cortex-M • ATSAM4
Axis	MIPS32 • ARTPEC-4
Broadcom	MIPS32 • BCM47186 • BCM6318, BCM6828 • BCM7346, BCM7356 • BCM7418, BCM7425
BroadLight	MIPS32 • BL25580
CEVA	CEVA-X • CEVA-XC323 TeakLite-III • CEVA-TeakLite-4
Energy Micro	Cortex-M • EFM32LGxxx, EFM32WGxxx • EFM32ZGxxx
Freescale	ColdFire+/V1 • MCF51AC/AG/CN/EM • MCF51JE/JM/MM/QE • MCF51JF/JU/QM/QU Cortex-A/-R • Vybrid F Series Cortex-M • Kinetis L • Vybrid Series MPC85XX/QorIQ e500 • P1010, P1012, P1014 • P1017, P1021, P1023 QorIQ 32-Bit • P2040, P2041 QorIQ 64-Bit • B4220, B4420, B4860 • P5021, P5040, T10XX • T2080, T2081, T4160, T4240

Freescale (Cont.)	PX-Series PXD1005, PXD1010, PXD2020 PXN2020, PXN2120, PXR40xx • PXS2005, PXS2010, PXS30xx Qorivva MPC5xxx MPC5743K, MPC5744K MPC5744P, MPC5746M, MPC5748G, MPC5777M S12Z S12ZVH, S12ZVM StarCore B4220, B4420, B4860
Hilscher	ARM9 • NETX 51
Infineon	Cortex-M • XMC4000 Family • TC2D5T/D7T, TC2D5TE/D7TE • TC275T/277T, TC275TE/277TE TriCore • TC2D5T/D7T, TC2D5TE/D7TE • TC275T/277T, TC275TE/277TE
Intel [®]	Atom™/x86 • Atom Z2460/CE2600/N2800 • Core i3/i5/i7 3rd Generation
Marvell	ARM11 • MV78130v6, MV78160v6 • MV78230v6, MV78260v6 Cortex-A/-R • MV78130v7, MV78160v7 • MV78230v7, MV78260v7
Mobileye	MIPS32 • EyeQ3
NEC	MIPS32 • EMMA3 Series
NVIDIA	Cortex-A/-R • TEGRA 3
NXP	Beyond • JN5168 Cortex-M • LPC43xxx, LPC800
Renesas	Cortex-A/-R • R-Car H1 MIPS32 • RT3352 RH850 • RH850/E1x, RH850/F1x RL78 • RL78D1A/F1x/G1x/I1A/Lxx RX • RX630, RX631, RX63N SH • SH7267

1			
	ew プロセッサ/チップ		
	Renesas (Cont.)	V850 • V850E2/Fx4-L • V850E2/Mx4 Multicore	
	Samsung	Cortex-A/-R • Exynos 4212, Exynos 4412 • Exynos 5250 • S5PV210	
	Sigma Designs	MIPS32 • SMP8634, SMP8654	
	ST-Ericsson	Cortex-A/-R • DB8540 MMDSP • DB8540	
	STMicro- electronics	Cortex-A/-R • SPEAr1310, SPEAr1340 Cortex-M • STM32 F3, STM32 F4	

STMicro- electronics (Cont.)	SPC5xx • SPC56AP60, SPC56AP64 • SPC560P54, SPC560P60 • SPC574K70, SPC574K72 • SPC574L74, SPC57EM80 • SPC57HM90
Synopsys	ARC • ARC-EM 1.1
Texas Instruments	Cortex-A/-R • RM4 Series Cortex-M • F28M35 Concerto • LM4F Series MSP430 • MSP430FR5xx TMS320C28X • C28346 • F28022, F28027, F28M35 TMS320C55X • C5535 TMS320C6x00 • C6655, C6657, C6713



すすむターゲットOSサポート

- FreeRTOS for Beyond and ColdFire
- Linux for Beyond and x86 64-bit
- OSEK/ORTI ŠMP
- QNX for x86
- Quadros for CEVA-X
- RTX-ARM v4
- · SMX for ColdFire
- SYS/BIOS for TMS320C6x00
- · VxWorks for x86
- μ C/OS-II for TMS320C28X
- μ C/OS-III for SH

ARM用UEFI デバッグ

2012年に、ローターバッハは、UEFI BIOSのデバッグのサポートを増強しました。次のUEFI BIOSがサポートされるようになりました:

- Atomおよびx86用InsydeH2O
- Atomおよびx86用Intel BLDK



ARM/Cortex用TianoCore



UEFIのデバッグを有効にするには、TRACE32の拡張機能が必要です。UEFIのデバッグの詳細については、以下を参照してください:www.lauterbach.com/uefi.html

	New		
N	ターゲットOS		
	DEOS for PowerPC	available	
	Linux for ARMv8 (64-bit)	planned	
	OKL4 5.0 for ARM	available	
	Windows Standard (XP, Vista, Win7, Win8) for x86 32/64-bit	planned	
	μT-kernel for ARM	available	

Cortex[™]-M ファミリ用µTrace

2013年6月から、Cortex-Mファミリー対応の低コストデバッ ガがローターバッハから提供されます。Cortex-Mプロセッサ は市場に深く浸透しているため、オールインワンのソリューシ ョンが開発され、次の機能が提供されます。

μ Trace の特徴

- 1000以上の異なるCortex-Mプロセッサをサポート
- ホストコンピュータへのUSB 3インタフェース
- 標準のJTAG、シリアルワイヤデバッグ、cJTAG
- 256 MByte トレースメモリ
- ターゲットハードウェア用の34ピンハーフサイズコネクタ およびその他様々なコネクタ用のアダプタ
- 電圧範囲0.3~3.3V、5Vまで許容

- Flashプログラミング
- OS認識デバッグ
- 2つ以上のCortex-M コアのマルチコアデバッグ

トレース機能

- 4-bit ETMv3 コンティニュアスモード
- TPIU経由のITMおよびシリアルワイヤ出力
- マルチコアトレース
- トレース情報をホストコンピュータにストリーミングす る長時間トレースに対応、ストリーミング速度は最大 100MByte/秒
- タスク/関数実行時間解析
- コードカバレッジ解析
- トレース記録中も解析可能
- TRACE32 アナログプローブで電力測定

デバッグ機能

C/C++デバッグ

シンプルおよび複雑なブレークポイント

ローターバッハのすべての製品と同様に、μ Traceは TRACE32 PowerView GUIによって操作できます。



LET US KNOW

アドレスの変更またはメーリングリストからの退会を ご希望の場合には下記へご連絡ください。 info@lauterbach.co.jp



I.P.

