



DEBUGGER, REAL-TIME TRACE, LOGIC ANALYZER



## WIR SIND UMGEZOGEN

Lauterbach GmbH  
Altlaufstraße 40  
85635 Höhenkirchen-Siegertsbrunn

Tel. 08102 9876-0  
Fax 08102 9876-999  
info@lauterbach.com

## Zum 30-jährigen Jubiläum mehr Raum für kreative Köpfe

Im Frühjahr 2009 wird Lauterbach seine Neuorganisation beenden. Bereits im Dezember 2008 bezog die Firma die neu geschaffenen Räumlichkeiten im Arcone Technologie Center in Höhenkirchen-Siegertsbrunn. Anlässlich des Standortwechsels wurde auch die Corporate Identity neu gestaltet. Die Aktivitäten dazu werden bis Ende März 2009 abgeschlossen sein.

Viel Neues also zum 30-jährigen Firmenjubiläum. Was einmal als Ein-Mann-Firma begann, hat sich zu einem weltweit tätigen Unternehmen mit 70 Mitarbeitern in Deutschland und weiteren 30 in den ausländischen Niederlassungen entwickelt. Um in den nächsten Jahren stetig weiter wachsen zu können, war der Umzug in ein größeres Gebäude dringend notwendig.

### Der Umzug

Im letzten Jahr wurde es im alten Gebäude langsam eng. Viele neue Kollegen kamen ins Lauterbach-Team und der Büroraum wurde immer knapper. Obwohl Vertrieb und Marketing bereits vor drei Jahren in ein benachbartes Gebäude ausgelagert wurden, waren die „Lauterbacher“ zum Schluss dicht zusammengerückt.

Am 19. Dezember 2008, ein paar Tage vor Weihnachten, begann der Umzug. Nicht ohne Wehmut – besonders bei

den „Kollegen der ersten Stunde“ – wurde einige Tage zuvor der Abschied vom alten Gebäude zelebriert.

Entwicklung, Vertrieb und Marketing durften als erstes umziehen. Alle richteten sich mit gespannter Erwartung in den neuen Räumlichkeiten ein, testeten ihre Telefone und den Zugang zum Firmennetzwerk, um sich dann in die Weihnachtsferien zu verabschieden.

Am 22. Dezember begann die wesentlich aufwendigere Verlegung der Fertigung in den Neubau. Pünktlich zum 7. Januar 2009 war die gesamte Firma dann aber wieder betriebsbereit. »

## INHALT

Langzeit-Trace ETMv3	
• Technische Realisierung	3
• Code-Coverage	7
• Profiling	8
Neu unterstützte Prozessoren	9
Serielle GigaBit-Traceschnittstelle	10
Debugging mit ARM-CoreSight	11
Logikanalysator mit 256 MegaRecords	14
Aktuelles zum RTOS-Debugging	15

## Das Arcone Technologie Center

Das Arcone Technologie Center wurde von Lauterbach in zweijähriger Bauzeit errichtet – gestaltet als Bürogebäude, in dem neben Lauterbach weitere mittelständische Technologie-Unternehmen Platz finden.

Für die Wahl des Standortes Höhenkirchen-Siegertsbrunn als neuen Firmensitz waren vor allem die gute Anbindung an München und den Flughafen ausschlaggebend. Der Ort ist optimal an verschiedene Autobahnen und öffentliche Verkehrsmittel angeschlossen.



Bild 1: Gemeinschaftsbereiche fördern den Austausch innovativer Ideen

Für die Lauterbach-Mitarbeiter bietet das Arcone Technologie Center nun viel Raum. Die Arbeitsplätze lassen sich optimal für die Aufgaben und Bedürfnisse des einzelnen gestalten. Zahlreiche Gemeinschaftsbereiche fördern den produktiven Austausch innovativer Ideen.

Da Lauterbach künftig auch das Schulungs- und Ausbildungsangebot erweitern wird, wurde bei der Konzeption des Gebäudes großer Wert auf entsprechende Räumlichkeiten gelegt. Für unsere Kundens Schulungen, Konferenzen oder Veranstaltungen stehen unterschiedliche, zweckmäßige Räume zur Verfügung, die alle mit modernster Medientechnik ausgestattet sind.

Für die Bewirtung unserer Gäste bietet das Arcone Technologie Center ein eigenes Restaurant mit Bio-Kost.



Bild 2: Moderne, helle Arbeitsplätze schaffen eine angenehme Atmosphäre

## Neuer Stand auf der Embedded World

Unsere neue Corporate Identity präsentieren wir auf der *embedded world 2009* in Nürnberg mit einem neuen Messestand. Ein markantes Logo, moderne Farben und ein neues Design prägen künftig das Erscheinungsbild unseres Unternehmens. Das alte Logo wurde durch ein prägnantes Markenzeichen ersetzt, das in Anlehnung an das bisherige Signet von einer Dreiecksform gekennzeichnet ist. Es steht für ein traditionsverbundenes und zugleich zukunftsorientiertes Unternehmen, das sich unter dem bekannten Motto „Leading through Technology“ weiterhin als globale Kraft im Bereich Entwicklungswerkzeuge für den embedded Markt präsentiert.

Selbstverständlich können Sie sich auch nach der Neuorganisation auf die gute Qualität und den innovativen Charakter der TRACE32-Produkte, sowie den dazugehörigen Expertensupport verlassen. Die Email-Adressen und die Durchwahlen Ihrer Ansprechpartner wurden beibehalten. Der Kasten unten fasst noch einmal die wichtigsten Kontaktdaten zusammen.

Auf den nächsten Seiten unserer NEWS 2009 wollen wir Ihnen unsere aktuellen Weiterentwicklungen vorstellen. Vieles davon werden wir Ihnen auf der *embedded world 2009* live präsentieren. Über Ihren Besuch auf unserem Stand Nummer 325 in Halle 10 würden wir uns sehr freuen.

### Wichtige Kontaktdaten

#### Zentrale

Tel. +49 8102 9876 0  
Fax +49 8102 9876 999  
info@lauterbach.com

#### Vertrieb

Tel. +49 8102 9876 129  
Fax +49 8102 9876 187  
sales@lauterbach.com

#### Support

Tel. +49 8102 9876 555  
Fax +49 8102 9876 187  
support@lauterbach.com

#### Auftragsabwicklung

Tel. +49 8102 9876 116  
Fax +49 8102 9876 170  
order@lauterbach.com

LANGZEIT-TRACE ETMv3

## Technische Realisierung

Auf der *embedded world 2009* wird Lauterbach den Langzeit-Trace für die ARM ETMv3 vorstellen. Ziel dieser Innovation ist es, lange Messzeiten für die TRACE32-Profilings- und Code-Coverage-Funktionen zu ermöglichen.

Dieser Artikel stellt die Funktionsweise des Langzeit-Traces, sowie seine technischen Anforderungen an das Tracetool und den verarbeitenden Hostrechner vor.

### ARM ETMv3

Tracing heißt, detaillierte Informationen über die Abarbeitung des Programms auf dem Core aufzuzeichnen. Diese Information wird in der Regel von einer *On-Chip Trace Logic* generiert. Für ARM-Cores heißt diese Logik *Embedded Trace Macrocell* oder kurz ETM. Die aktuelle Version dieser Logik, die ETMv3, ist heute in den meisten ARM11- und Cortex-Cores zu finden. Da die Funktionalität der *On-Chip Trace Logic* die Basis für das Tracing ist, beginnen wir mit einer kurzen Einführung.

Die ETMv3 erzeugt ein paketorientiertes Trace-Protokoll. Folgende Informationen können zur Programmlaufzeit generiert und zu Tracepaketen zusammengefasst werden:

- **Programmfluss-Pakete:** enthalten Informationen über die Programminstruktionen, die vom Core ausgeführt wurden – hauptsächlich die Zieladressen von Sprüngen sowie die Anzahl der Instruktionen, die zwischen zwei Sprüngen ausgeführt wurden.
- **Datenfluss-Pakete:** enthalten die vom Programm gelesenen bzw. beschriebenen Speicheradressen und die zugehörigen Datenwerte.
- **Context-ID-Pakete:** enthalten eine Prozess-/Taskkennung für den Fall, dass ein Betriebssystem läuft.

Die Tracepakete werden von der *On-Chip Trace Logic* über den so genannten Traceport ausgegeben. Der Traceport für die ETMv3 setzt sich typischerweise aus 8 bzw. 16 Pins für die Tracepakete sowie zwei Pins für die Kontrollsignale zusammen.

Um die Bandbreite für die Paketausgabe zu minimieren, komprimiert die ETMv3 die Tracepakete. Beispielsweise werden sämtliche Adressen durch ein spezielles Verfahren verkürzt. Ist das Datenaufkommen jedoch höher als die maximale Bandbreite des Traceports, kann es zum Verlust von Tracepaketen, so genannten *FIFO Overflows*, kommen.

Durch die Kompression der Traceinformation lassen sich *FIFO Overflows* jedoch nicht verhindern. Abhilfe schafft hier die Programmierbarkeit der ETMv3. Um die Anzahl der Tracepakete zu reduzieren, lässt sich frei konfigurieren, welche Traceinformationen generiert und ausgegeben werden. Für die TRACE32-Profilings-Funktionen werden beispielsweise keine Informationen über den Datenfluss benötigt. Dies ist sehr günstig, da vor allem diese Pakete das Datenaufkommen am Traceport in die Höhe treiben.



Das aktuell übliche klassische Tracing gliedert sich in zwei Schritte, die aufeinander folgend durchgeführt werden:

1. **Aufzeichnen:** Die Tracepakete werden am Traceport abgetastet und in den Tracespeicher abgelegt.
2. **Auswerten:** Die Tracepakete werden aus dem Tracespeicher auf den Hostrechner übertragen, dort dekomprimiert und analysiert.

Die Technik des klassischen Tracing impliziert, dass nur ein begrenzter Abschnitt des Programmlaufs ausgewertet und analysiert werden kann; immer genau der Abschnitt, der in den Tracespeicher hineinpasst. Die Speichertiefe der TRACE32-Tracetools liegt momentan zwischen 1 GByte und 4 GByte. Damit lassen sich bis zu 3 G Tracepakete erfassen. »

## Aufzeichnen

Die Aufzeichnung der Tracepakete ist beim klassischen Tracing die eigentliche technische Herausforderung. Da ARM-Cores heute typischerweise mit Frequenzen von bis zu 1 GHz arbeiten, kann nur ein schneller Traceport die verlustfreie Ausgabe aller Tracepakete garantieren.

Die Lauterbach Tracetools für die parallele ETMv3 erlauben die Paketaufzeichnung mit einer Frequenz von bis zu 275 MHz DDR und können damit folgende Datenraten bewältigen (siehe Bild 3):

- 8,8 GBit/s bei 16 Pins für die Tracepakete
- 4,4 GBit/s bei 8 Pins für die Tracepakete



Bild 3: Das Tracetool für die parallele ETMv3 erlaubt eine Datenrate von 8,8 GBit/s bei 16 Pins für die Tracepakete

Mit den seriellen Tracetools für die ETMv3 können Datenraten von bis zu 20 GBit/s erfasst werden. Ausführliche Informationen zu den seriellen Tracetools finden Sie auf Seite 10.

## Auswerten

Zur Analyse des erfassten Programmabschnitts müssen die Tracepakete aus dem Tracespeicher auf den Hostrechner übertragen, dekomprimiert und anschließend ausgewertet werden.

Da die Tracepakete für den Programmfluss keinen Programmcode enthalten, muss dieser vor der Auswertung zunächst ergänzt werden. Dazu werden folgende Daten herangezogen:

- Die Symbol- und Debug-Information, die vom Anwender für die TRACE32-Software geladen wurde.
- Der Programmcode, den die TRACE32-Software über die JTAG-Schnittstelle aus dem Zielsystemspeicher liest. Soll die Traceauswertung durchgeführt werden, ohne den Programmablauf anzuhalten, muss der Code vor der Aufzeichnung in die TRACE32-Software kopiert werden.

## Langzeit-Tracing



Ein Langzeit-Tracing wird dadurch realisiert, dass die Tracepakete schon während der Aufzeichnung auf den Hostrechner übertragen und dort ausgewertet werden. Hier funktioniert der Tracespeicher des TRACE32-Tracetools quasi nur noch als FIFO.

Da während einer Langzeit-Aufzeichnung erhebliche Datenmengen anfallen, empfiehlt es sich, die Auswertung der Tracepakete bereits zur Aufzeichnungszeit durchzuführen. Denn selbst wenn die Tracepakete komprimiert in eine Datei abgelegt werden, können pro Stunde bis zu 5 GByte Daten anfallen. Gleichzeitig muss man für eine nachträgliche Auswertung viel Zeit einplanen: Werden beispielsweise Tracepakete für einen zweistündigen Programmablauf in eine Datei abgelegt, dauert eine anschließende konventionelle Auswertung, selbst bei guter Ausstattung des Hostrechners, mehrere Stunden.

Da bei der Langzeit-Aufzeichnung große Datenmengen schnell aufgezeichnet, übertragen und ausgewertet werden sollen, müssen folgende Voraussetzungen erfüllt sein:

- Schneller Hostrechner
- Schnelles Tracetool
- Kompakte Datenformate

## Schneller Hostrechner

Damit die Tracepakete auf dem Hostrechner bereits während der Programmablaufzeit ausgewertet werden können, ist ein Dual-Core-Rechner notwendig. Auf einem solchen Rechner empfängt ein Core die Tracepakete, während der zweite parallel dazu die Pakete auswertet.

Für die Analyse wird neben den Tracepaketen noch der Programmcode benötigt. Da das Auslesen des Codes aus dem Speicher zur Programmablaufzeit für viele ARM-Cores nicht möglich ist, muss dieser vor Beginn des Langzeit-Tracings in die TRACE32-Software kopiert werden. »



Bild 4: Langzeit-Tracing erfordert eine schnelle Peer-to-Peer Schnittstelle zum Hostrechner

### Schnelles Tracetool

Wie bereits beim klassischen Tracing beschrieben, muss das Tracetool die Tracepakete verlustfrei an einem schnellen Traceport abtasten. Eine sehr schnelle Übertragung der Tracepakete auf den Hostrechner ist die Anforderung, die durch das Langzeit-Tracing nun neu hinzukommt. Das TRACE32-Tracetool stellt hierfür eine GBit Ethernet-Schnittstelle zur Verfügung. Wird das Tracetool Peer-to-Peer an den Hostrechner angeschlossen, kann eine Übertragungsrate von mehr als 500 MBit/s erreicht werden (siehe Bild 4).

Die maximale Übertragungsrate zum Hostrechner ist aktuell der Engpass für das Langzeit-Tracing. D.h. Langzeit-Tracing funktioniert nur dann, wenn die durchschnittliche Datenrate am Traceport die maximale Übertragungsrate

zum Hostrechner nicht überschreitet (siehe Bild 5). Hohe Spitzenlasten sind unkritisch, da sie vom Tracespeicher abgepuffert werden können.

### Kompakte Datenformate

Da die maximale Übertragungsrate zum Hostrechner limitiert ist, ist es wichtig, das Datenvolumen so kompakt wie möglich zu halten. Das Datenvolumen kann an zwei Stellen beeinflusst werden:

1. Optimale Programmierung der ETMv3
2. Kompakte Zwischenspeicherung der Tracepakete

#### 1. Optimale Programmierung der ETMv3

Direkten Einfluss auf die durchschnittliche Datenrate am Traceport gewinnt man dadurch, dass man die ETMv3 so programmiert, dass Tracepakete nur für auswertungsrelevante Informationen generiert werden. Die den Traceport stark belastenden Datenfluss-Pakete werden für das Profiling und das Code-Coverage in der Regel nicht benötigt.

Die anderen Faktoren, welche die durchschnittliche Datenrate am Traceport mitbestimmen, müssen leider als unveränderlich betrachtet werden. »




Bild 5: Langzeit-Tracing funktioniert für dieses Beispiel, wenn am Traceport nicht mehr als eine durchschnittliche Last von 500 MBit/s anfällt

Software	Mobile Terminal	Floating Point Arithmetic	HDD Controller
Traceinformationen pro Instruktion	0,8 Bit	2,2 Bit	4,3 Bit
Core	Cortex-A	ARM11	ARM9
Core-Frequenz	500 MHz	300 MHz	450 MHz
Traceport-Frequenz DDR	166 MHz	75 MHz	150 MHz
RTOS	Linux	—	—
Durchschnittliche Datenrate am Traceport	340 MBit/s	406 MBit/s	798 MBit/s

**Frequenz des ARM-Cores:** Je höher die Frequenz des ARM-Cores, umso mehr Tracedaten fallen pro Sekunde an.

**Software auf dem Zielsystem:** Eine Software, die viele Sprünge durchführt und Daten/Instruktionen im Cache vorfindet, erzeugt mehr Tracepakete pro Sekunde, als eine Software, die viele sequentielle Instruktionen abarbeitet und häufig auf die Verfügbarkeit von Daten/Instruktionen warten muss.

Die Tabelle oben auf dieser Seite zeigt einige Messungen zur durchschnittlichen Datenrate am Traceport. Erstaunlich

ist, dass die Datenrate wesentlich von der auf dem Core laufenden Software bestimmt wird. Die Core-Frequenz und die Core-Architektur selbst treten in den Hintergrund.

## 2. Kompakte Speicherung

Die Firmware des TRACE32-Tracetools wurde so erweitert, dass bei 8 Pins für die Ausgabe der Tracepakete die optimale Packungsdichte der Pakete im Tracespeicher erreicht wird. »




Bild 6: Das Lauterbach-Tracetool für das Langzeit-Tracing mit der ETMv3

## Zusammenfassung

Ein Lauterbach Tracetool für das Langzeit-Tracing der ETMv3 setzt sich aus folgenden TRACE32-Produkten zusammen (siehe Bild 6):

**PowerDebug II:** stellt die GBit Ethernet-Schnittstelle zum Hostrechner bereit und sorgt für die Übertragung der Tracepakete.

**Debug-Kabel für den ARM-Core:** programmiert die ETMv3 über die JTAG-Schnittstelle.

**PowerTrace II:** speichert die Tracepakete, max. Trace-tiefe aktuell 4 GByte.

**Preprocessor AutoFocus II:** tastet die Tracepakete am parallelen Traceport ab und überträgt sie in den Trace-speicher.

Die Konfiguration und die Auswertung des Langzeit-Tracings läuft in der TRACE32-Software unter dem Begriff *Real-Time Streaming* – kurz RTS.

### LANGZEIT-TRACE ETMv3

## Code-Coverage-Analyse und Langzeit-Tracing

Das Langzeit-Tracing ermöglicht zu überprüfen, ob der gesamte Programmcode während eines Systemtests durchlaufen wurde. Unsere TRACE32-Software unterstützt diese Code-Coverage-Analyse der Trace-daten.




Bild 7: Übersicht über die Code-Abdeckung der Funktionen und Module




Bild 8: Die Detailanalyse zeigt, wie oft ein Befehl ausgeführt (exec) bzw. übersprungen (notexec) wurde

Mit dem Langzeit-Trace macht Lauterbach einen wichtigen Schritt hin zu einer Tracetechnik, die eine quasi unbeschränkte Analyse des Programmlaufs erlaubt. Dazu wird:

- Die hohe Rechenleistung des Hostrechners genutzt, um die Traceinformationen bereits zur Programmlaufzeit zu analysieren.
- Die Kapazität der Festplatte genutzt, um die Aufzeichnungszeit wesentlich zu verlängern.

Da sowohl die Rechenleistung der Hostrechner als auch die Kapazität der Festplatten in den nächsten Jahren stetig wachsen werden, eröffnen sich so zukünftig noch umfassendere Analyse-möglichkeiten.

Die folgenden Artikel stellen die beiden Hauptanwendungen für das Langzeit-Tracing vor:

- Code-Coverage
- Profiling.

Durch Doppelklick auf einen Funktionsnamen lassen sich Details zur einzelnen Funktion darstellen. Nicht ausgeführte Befehle werden farblich hinterlegt. Für linearen Code wird gezeigt, wie oft ein Befehl während des Tests durchlaufen wurde. Bei bedingten Anweisungen sieht man ergänzend, wie oft ein Befehl übersprungen wurde, weil seine Bedingung nicht erfüllt war (siehe Bild 8).

Für Cores mit ETMv3 wird eine Code-Coverage-Analyse durch die Einführung des Langzeit-Tracings erstmals effizient möglich. Mit dem klassischen Tracing und seinen Aufzeichnungszeiten im Sekundenbereich konnten bisher lediglich kurze Programmabschnitte ausgewertet werden.

LANGZEIT-TRACE ETMv3

# Profiling und Langzeit-Tracing

Für zeitkritische Funktionen werden oft Maximalzeiten festgelegt, die während des Systemtests kontrolliert werden müssen. Langzeit-Tracing erlaubt, diese Überprüfung effizient durchzuführen und die Ursachen für auftretende Zeitüberschreitungen schnell zu ermitteln.

## Überprüfen

Zunächst ist zu überprüfen, ob einzelne zeitkritische Funktionen ihre Maximalzeit überschreiten. Dazu empfiehlt es sich, die ETMv3 so zu programmieren, dass sie nur Tracepakete für den Programmfluss und die Context-ID generiert. Dafür gibt es zwei Gründe:

1. Die Datenrate am Traceport wird auf diese Weise möglichst gering gehalten.
2. FIFO Overflows, die eine exakte Analyse der Funktionsverschachtelung beeinträchtigen, werden so vermieden.

Nachdem das Langzeit-Tracing gestartet wurde, analysiert die TRACE32-Software das Zeitverhalten der einzelnen Funktionen. Ausgewertet werden: die Laufzeit sowie die Anzahl der Clockzyklen über den gesamten Testlauf, der Anteil der Funktion an der Gesamtlaufzeit sowie die durchschnittlichen „Clocks Per Instruction“ (siehe Bild 9).

Eine Detailanalyse der individuellen Funktion zeigt zudem das Zeitverhalten der einzelnen Programmzeilen (siehe Bild 10).

address	tree	coverage	count	time	clocks	ratio	cpi
P:00009B58--0000A1F3	@ jinput	64.302%	-	27.745s	4883.e6	0.058%	6.66
P:0000A1F8--0000C1E7	@ jdmaker	36.301%	-	190.735s	33569.e6	0.402%	3.86
P:0000C1FC--0000C4D3	@ jdjhuff	65.927%	-	5.671ks	998.e9	11.977%	1.91
P:0000C4E0--0000C627	@ start_pass_huff_decoder	75.675%	7221882.	492.328s	86650.e6	1.039%	2.64
P:0000C628--0000C758	@ jpeg_fill_bit_buffer	74.390%	1203647.	9.763s	1718.e6	0.020%	5.37
P:0000C75C--0000C84F	@ jpeg_huff_decode	54.545%	2024.e6	882.308s	155286.e6	1.863%	1.58
P:0000C850--0000CE7E	@ decode_mcu	62.295%	144.e6	87.325s	15369.e6	0.184%	2.96
P:0000CE8--0000CD43	@ jinit_huff_decoder	58.503%	180.e6	4.195ks	738270.e6	8.859%	1.91
P:0000CD58--0000DA98	@ jdjhuff	100.000%	1203647.	4.308s	758.e6	0.009%	15.4
P:0000DA80--0000E13F	@ jdmaint	0.000%	-	0.000us	0.	0.000%	0.00
P:0000E140--0000F09F	@ jdcocfct	80.000%	-	131.902s	23214.e6	0.278%	3.17
P:0000F080--0000F4DF	@ jdpstct	19.410%	-	680.222s	119719.e6	1.436%	2.03
P:0000F4E0--0000F693	@ jddctmgr	11.567%	-	4.497s	791.e6	0.009%	18.3
P:0000F6A4--0000FB93	@ jdtctint	68.807%	-	51.031s	8981.e6	0.107%	5.45
		100.000%	-	15.325ks	2697.e9	32.368%	1.69

Bild 9: Analyse des Zeitverhaltens der einzelnen Module und Funktionen

samples	time	ratio	addr/line	source
23405684.	265.973s	0.561%	181	if (inptr[DCTSIZE*1] == 0 && inptr[DCTSIZE*2] == 0 && inptr[DCTSIZE*3] == 0 && inptr[DCTSIZE*4] == 0 && inptr[DCTSIZE*5] == 0 && inptr[DCTSIZE*6] == 0 && inptr[DCTSIZE*7] == 0) {
19724200.	224.138s	0.473%	182	
20978599.	238.392s	0.503%	183	/* AC terms all zero */
16204910.	184.146s	0.388%	184	int dcval = DEQUANTIZE(inptr[DCTSIZE*0], quantptr[DCTSIZE*0]) <<
17911830.	203.543s	0.429%	186	wsptr[DCTSIZE*0] = dcval;
4471747.	50.815s	0.107%	189	wsptr[DCTSIZE*1] = dcval;
4471747.	50.815s	0.107%	190	wsptr[DCTSIZE*2] = dcval;
4471747.	50.815s	0.107%	191	wsptr[DCTSIZE*3] = dcval;
4471747.	50.815s	0.107%	192	wsptr[DCTSIZE*4] = dcval;
4471747.	50.815s	0.107%	193	wsptr[DCTSIZE*5] = dcval;
4471747.	50.815s	0.107%	194	wsptr[DCTSIZE*6] = dcval;

Bild 10: Details zum Zeitverhalten der einzelnen Programmzeilen einer Funktion

tree	total	avr	max	internal	external	intern%	1%	2%
decompress_onepass	21.516ks	1.788ms	2.125ms	671.197s	20.845ks	1.417%		
- jzero_far	237.176s	1.312us	22.727us	237.176s	-	0.500%		
- decode_mcu	5.281ks	29.250us	147.727us	4.195ks	1.086ks	8.859%		
- jpeg_fill_bit_buffer	996.030s	0.491us	125.000us	878.971s	117.059s	1.856%		
- fill_input_buffer	117.059s	97.251us	113.636us	3.242s	113.817s	0.006%		
- jpegMemorySourcecall..	113.817s	94.560us	113.636us	113.817s	-	0.240%		
- jpeg_huff_decode	90.662s	0.627us	11.364us	87.325s	3.337s	0.184%		
- jpeg_fill_bit_buffer	3.337s	0.552us	11.364us	3.337s	-	0.007%		
- jstart_mcu_row	1.529s	Statistic	1.529s	-	-	0.003%		
- finish_input_pass	184.658ms	List first	184.658ms	-	-	<0.001%		

Bild 11: Bei Bedarf können Details zum längsten Funktionsdurchlauf schnell dargestellt werden

Zeigt die Analyse ein sporadisches Überschreiten der festgelegten Maximalzeit, muss natürlich die Ursache ermittelt werden.

## Ursache ermitteln

Zum einen kann man den Langzeit-Trace so konfigurieren, dass die Tracepakete zur Programmlaufzeit in eine Datei abgespeichert werden. Bei einer Datenmenge von 5 GByte/Stunde lassen sich mit einer durchschnittlichen Festplatte etwa vier Tage des Programmlaufs erfassen. Mittels schneller Suchfunktionen kann die TRACE32-Software dann die Traceaufzeichnung nach dem zu langen Funktionslauf durchsuchen und diesen für eine Detailanalyse darstellen (siehe Bild 11).

Kann die Ursache für die Zeitüberschreitung aus dem Programmfluss allein nicht ermittelt werden, kann es sinnvoll sein, auf klassisches Tracing zurückzugreifen. Dabei kann die ETMv3 dann so programmiert werden, dass Tracepakete nicht nur für den Programmfluss, sondern auch für den Datenfluss generiert werden.

## Neu unterstützte Prozessoren

Neue Derivate	
<b>Andes Technology</b>	<b>LA-3756 (ANDES)</b> • N9/N10/N12
<b>ARM</b>	<b>LA-7843 (Cortex-A)</b> • Cortex-A9 Single Core • Cortex-A9 MPCore
<b>Broadcom</b>	<b>LA-7760 (MIPS32)</b> • BCM3556 • BCM7325 • BCM471X  <b>LA-7761 (MIPS64)</b> • BCM1280/BCM1480
<b>CEVA</b>	<b>LA-3711 (CEVA-X)</b> • CEVA-X1641  <b>LA-3774 (TeakLite-III)</b> • CEVA-TL3210
<b>Freescale</b>	<b>LA-7732 (ColdFire)</b> • MCF5227x/MCF525x  <b>LA-7735 (DSP56300)</b> • DSP56720  <b>LA-7733 (MCS08)</b> • MC9S08ACx/DVx  <b>LA-7734 (MPC5200)</b> • MPC5121/MPC5123  <b>LA-7753 (MPC55xx)</b> • MPC560xx • MPC5633M • MPC5668 • MPC5674  <b>LA-7764 (PowerQUICC III)</b> • QorIQ  <b>LA-7736 (MCS12X)</b> • S12P • S12XF • S12XHZ • S12XS
<b>Infineon</b>	<b>LA-7759 (C166S V2)</b> • XC2267M-104F • XC2287M-104F • XC2387M-104F  <b>LA-7756 (TriCore)</b> • TC1736/TC1736ED • TC1767/TC1767ED • TC1797/TC1797ED

<b>Luminary Micro</b>	<b>LA-7844 (Cortex-M)</b> • LM3S3700 Series • LM3S5600 Series • LM3S5700 Series
<b>Marvell</b>	<b>LA-7742 (ARM9)</b> • 88F5082 • 88F5180N • 88F6082 • 88F6180 • 80F6281
<b>Microchip</b>	<b>LA-7760 (MIPS32)</b> • PIC32
<b>Micronas</b>	<b>LA-7760 (MIPS32)</b> • VCTH
<b>MIPS</b>	<b>LA-7760 (MIPS32)</b> • MIPS74
<b>NEC</b>	<b>LA-7765 (ARM11)</b> • NaviEngine  <b>LA-7835 (V850)</b> • V850E • V850DX3
<b>NXP</b>	<b>LA-7742 (ARM9)</b> • LPC29xx  <b>LA-7844 (Cortex-M)</b> • LPC17xx
<b>Renesas</b>	<b>LA-7758 (SH)</b> • SH4A-Multi • SH7786 • SH7722 • SH7723 • SH7763
<b>STMicro-electronics</b>	<b>LA-7844 (Cortex-M)</b> • STM32F102  <b>LA-7836 (MMDSP)</b> • Nomadik STn8820  <b>LA-7753 (MPC55xx)</b> • SPC560x • SPC563M
<b>Tensilica</b>	<b>LA-3760 (XTensa)</b> • Xtensa 7

## Serielle GigaBit-Traceschnittstelle




Bild 12: Blockschaltbild HSSTP-Trace für die ARM ETM



Bild 13: Preprocessor HSSTP

Serielle Traceschnittstellen schlagen zwei Fliegen mit einer Klappe:

1. Für eine serielle Übertragung genügen wenige Pins.
2. Durch eine differentielle Übertragung lassen sich höhere Datenraten realisieren.

Mit nur drei Tracekanälen könnte der Inhalt einer kompletten DVD in weniger als 3 Sekunden übertragen werden. Dieses Beispiel zeigt eindrucksvoll die Leistungsfähigkeit der seriellen Übertragung.

Für Lauterbach ist dieses Verfahren überzeugend. Darum wurde bereits 2007 das technologisch anspruchsvolle Projekt des seriellen Hochgeschwindigkeits-Traces begonnen. Seit Mitte 2008 ist dieser nun verfügbar und im Kundeneinsatz.

Aktuell unterstützt Lauterbach den *High Speed Serial Trace Port* – kurz HSSTP – von ARM. Eine Weiterentwicklung für den *High Speed Trace Port* des QorIQ (*e500 Power Architecture*) von Freescale ist bereits in Planung.

ARM-HSSTP verwendet für die Übertragung das *Xilinx Aurora Protocol*. Die parallel vorliegenden Tracedaten werden auf dem Chip 8b/10b kodiert und serialisiert. Differentielle GBit-Transceiver schicken den Datenstrom über ein Kabel an den *Preprocessor HSSTP* von Lauterbach, der aus der seriellen Übertragung die ursprünglich parallelen Tracedaten zurückgewinnt (siehe Bild 12).

Der *Preprocessor HSSTP* (siehe Bild 13) ist für maximal vier highspeed Kanäle ausgelegt. Folgende Übertragungsraten werden unterstützt:

- 6,25 GBit/s je Kanal bei bis zu 3 Kanälen
- 3,125 GBit/s je Kanal bei 4 Kanälen

Der Abgriff der Tracedaten ist über ein Steckersystem der Firma Samtec (ERF8, 40-polig) realisiert.

Die Fülle an Tracedaten verlangt natürlich nach einem entsprechend großen Tracespeicher. Dieser kann vom PowerTrace II mit einem Speicherausbau von bis zu 4 GByte bereitgestellt werden.

### Parallele Traceschnittstellen

2008 wurde auch die Unterstützung für die parallelen Traceschnittstellen erheblich erweitert. Eine Übersicht dazu gibt die unten stehende Tabelle.

Preprocessor AutoFocus II für parallele Traceschnittstellen
Preprocessor AutoFocus II für ARM ETM
Preprocessor AutoFocus II für CEVA-X
Preprocessor AutoFocus II für MicroBlaze
Preprocessor AutoFocus II für PPC4xx
Preprocessor AutoFocus II für SHx
Preprocessor AutoFocus II für StarCore
Preprocessor AutoFocus II für TeakLite-III
Preprocessor AutoFocus II für TMS320C55x
Preprocessor AutoFocus II für TMS320C64x+

## Debugging mit ARM-CoreSight

Am Beispiel von ARM-CoreSight sollen die Debug- und Tracekonzepte für heterogene Multicore-Prozessoren vorgestellt werden.

Um die vielfältigen Aufgaben innerhalb eines embedded Systems zu bearbeiten, werden heute oftmals Prozessoren eingesetzt, die verschiedenartige Cores beinhalten. Damit sich ein solches System gut debuggen lässt, müssen zwei Voraussetzungen erfüllt sein:

1. Der Multicore-Prozessor muss über eine geeignete *On-Chip Debug/Trace Logic* verfügen.
2. Die Entwicklungsumgebung muss das Debugging der einzelnen Cores und des Gesamtsystems mit intelligenten Test- und Analysefunktionen unterstützen.

Dieser Artikel beschreibt, wie die TRACE32-Entwicklungsumgebung im Zusammenspiel mit der *On-Chip Debug/Trace Technology CoreSight* diese Anforderungen meistert.

### Was ist CoreSight?

CoreSight heißt die *On-Chip Debug/Trace Technology*, die ARM speziell für Multicore-Prozessoren zur Verfügung stellt. CoreSight ist jedoch nicht als ein fester Logik-Block konzipiert, sondern stellt wie ein Baukasten verschiedene Komponenten zur Verfügung. Der Designer des Multicore-Prozessors kann so selbst den Leistungsumfang für das Debugging und Tracing bestimmen.

CoreSight bietet einen großen Gestaltungsfreiraum. Um die passenden Debug- und Tracemöglichkeiten auf dem Prozessor zu integrieren, ist oft das Spezialwissen des Toolherstellers gefragt. Seit mehreren Jahren beraten unsere Experten weltweit Kunden während der Designphase des Prozessors zu diesem Thema.

Das CoreSight-Baukastenkonzept wirkt sich natürlich auch auf das eingesetzte Entwicklungswerkzeug aus. Kennt dieses den Prozessor und seine CoreSight-Komponenten, ist alles ganz einfach. Für neue Prozessoren erfordert das Baukastenkonzept jedoch eine hohe Flexibilität des Werkzeugs. Die CoreSight-Konfigurationsinformationen lassen sich zwar aus dem Prozessor auslesen, dennoch ist es oft notwendig, Implementierungsdetails mit dem Designer des Prozessors abzuklären.

Für die folgenden Ausführungen wurde ein heterogener Multicore-Prozessor bestehend aus den RISC-Cores ARM11 und Cortex-A sowie einem Ceva-X DSP gewählt.

### CoreSight-Debug

Für Prozessoren mit CoreSight erfolgt das Debugging aller Cores über eine gemeinsame JTAG-Schnittstelle. Eine Entwicklungsumgebung für unseren Beispielprozessor umfasst folgende TRACE32-Produkte (siehe Bild 14):

- Ein universelles PowerDebug Modul, das über eine USB- bzw. Ethernet-Schnittstelle an den Hostrechner angeschlossen wird
- Ein Debug-Kabel mit Lizenzen für die Architekturen ARM11, Cortex-A und Ceva-X




Bild 14: Eine TRACE32-Entwicklungsumgebung für CoreSight-Debug

In heterogenen Multicore-Prozessoren arbeiten die einzelnen Cores in der Regel relativ unabhängig voneinander an ihren Aufgaben. So ist es sinnvoll für das Debugging jedes Cores eine eigene TRACE32-Instanz zu starten (siehe Bild 15 auf der nächsten Seite).

Um das Zusammenspiel der Cores zu testen, muss jedoch auch die Möglichkeit für ein Core-übergreifendes Debugging bestehen. Dafür stellt CoreSight ein *Cross Trigger System* zur Verfügung, welches das synchrone Debugging aller Cores ermöglicht: Hält ein Core an einem Breakpoint, werden die anderen Cores synchron dazu »




Bild 15: Für das Debugging jedes Cores wird eine eigene TRACE32-Instanz gestartet

gestoppt. Auf diese Weise lässt sich der Kontext der einzelnen Cores an einer ausgewählten Programmstelle gut visualisieren.

Über diese Basisfunktion für das Multicore-Debugging hinaus, können abhängig von der CoreSight-Konfiguration weitere nützliche Debug-Funktionen von TRACE32 bereitgestellt werden. Eine Zusammenfassung aller TRACE32-Features für CoreSight-Debug zeigt der Kasten rechts.

### CoreSight-Trace

Für die Traceinformation aller Cores steht ebenfalls eine gemeinsame Schnittstelle zur Verfügung. Unter CoreSight kann jedem Core eine Komponente zur Generierung von Traceinformationen zugeordnet sein. Für unseren Beispielprozessor sind dies die Komponenten:

- ARM ETM für den ARM11 und den Cortex-A
- Ceva-X ETM für den Ceva-X (siehe auch Bild 16)

Jede Tracekomponente generiert Informationen darüber, welche Instruktionen ihr Core ausgeführt hat und welche Datenzugriffe durchgeführt wurden. Um diese Traceinformation an der gemeinsamen Schnittstelle zur Verfügung zu stellen, fasst der so genannte *Funnel* die Tracedaten zu einem einzigen Datenstrom zusammen. Dieser wird dann entweder über einen Traceport ausgegeben oder in einem On-Chip Tracespeicher abgelegt.

### Off-Chip Traceport

Über 18 Prozessorpins, 16 Pins für die eigentliche Traceinformation und zwei Kontrollsignale, können die Tracedaten aller Cores für ein externes Tracetool ausgegeben werden.

### TRACE32-Features für CoreSight-Debug

- Flexible Unterstützung für Multicore-Prozessoren mit CoreSight; Lauterbach bietet Debugger für alle ARM-/Cortex-Cores sowie eine Vielzahl von DSPs
- Debugging über die JTAG-Schnittstelle und den *Serial Wire Debug Port*
- Laufzeit-Zugriff auf den physikalischen Speicher und die Peripherieregister
- Synchrones Debugging aller Cores und der Peripherie
- Der *Power Down Mode* eines Cores hat keine Auswirkungen auf das Debugging der übrigen Cores

Für die off-chip Aufzeichnung und Auswertung durch TRACE32 muss die Entwicklungsumgebung aus Bild 14 um folgende Produkte ergänzt werden (siehe Bild 17):

- Ein universelles PowerTrace II Modul, das den bis zu 4 GByte großen Tracespeicher zur Verfügung stellt.
- Einen *Preprocessor AutoFocus II* für das Abgreifen der Tracedaten am Traceport. Dabei muss der *Preprocessor AutoFocus II* Tracelizenzen für die ARM ETM und die Ceva-X ETM enthalten. »




Bild 16: Jeder Core generiert seine eigene Traceinformation




Bild 17: Eine TRACE32-Entwicklungsumgebung für CoreSight-Debug und CoreSight-Trace




Bild 18: Jede TRACE32-Instanz stellt die Tracedaten ihres Cores dar

## On-Chip Tracespeicher ETB

Eine Pin-sparende Alternative zum Traceport bildet der On-Chip Tracespeicher, der unter CoreSight ETB – *Embedded Trace Buffer* – heißt. Sein Fassungsvermögen ist aber im Vergleich zu einem externen Tracetool wesentlich kleiner, in der Regel nur 2-8 KByte.

Werden die Tracedaten im ETB abgespeichert und anschließend über die JTAG-Schnittstelle ausgelesen, muss das Debug-Kabel aus Bild 14 noch Tracelizenzen für den ARM ETB und den Ceva-X ETB enthalten.

## Traceauswertung

Nach der Aufzeichnung kann der Entwickler die Tracedaten für jeden einzelnen Core darstellen und analysieren. Dazu liest jede TRACE32-Instanz ihre Tracedaten aus dem gemeinsamen Tracespeicher aus (siehe Bild 18).

Zur Analyse des Zusammenspiels der Cores lässt sich die Tracedarstellung so konfigurieren, dass die Traceeinträge aller Cores in einen direkten zeitlichen Zusammenhang gesetzt werden können. Wird beispielsweise ein Traceeintrag in der ARM11-Instanz ausgewählt, markieren die beiden anderen TRACE32-Instanzen die Instruktion, die der ihnen zugeordnete Core zur selben Zeit ausgeführt hat.

Abhängig von der CoreSight-Konfiguration können weitere Tracefunktionen von TRACE32 angeboten werden. Eine Zusammenfassung finden Sie im Kasten unten.

### TRACE32-Features für CoreSight-Trace

- Flexible Unterstützung für Multicore-Prozessoren mit CoreSight; TRACE32 unterstützt die Auswertung von Traceinformationen für die ARM ETM und eine Vielzahl von DSP ETMs
- Tracen von Buszyklen des AMBA AHB-Busses
- Tracen von Daten, welche die Anwendung mit Hilfe der *Instrumentation Trace Macrocell (ITM)* ausgibt
- Ausgabe der Tracedaten über einen Traceport oder Abspeicherung in dem On-Chip Tracespeicher
- Die einzelnen Komponenten zur Tracedatengenerierung können sich gegenseitig über das *Cross Trigger System* anstoßen
- Zeitkorrelierte Visualisierung der Tracedaten für die einzelnen Cores
- Code-Coverage und umfassende Laufzeitanalysen

## Logikanalysator mit 256 MegaRecords




Bild 19: Der Logikanalysator PowerIntegrator II

Mit dem zur **embedded world 2009** vorgestellten **PowerIntegrator II** kann ein oft geäußelter Kundenwunsch nach längeren Aufzeichnungszeiten für die Lauterbach Logikanalysatoren erfüllt werden. Ausgerüstet mit bis zu 4 GByte Speicher stehen 256 MegaRecords für jeweils 102 Kanäle zur Verfügung. Als Option ist bereits die Aufzeichnung von 1 GigaRecords bei reduzierter Kanalzahl geplant.

Die Logikanalysator-Produktlinie von Lauterbach umfasst nunmehr drei Geräte: PowerProbe, PowerIntegrator und jetzt neu PowerIntegrator II. Alle Geräte sind zur Aufzeichnungssteuerung mit einer *Trigger Unit* ausgestattet. 3 Zähler und 4 Triggerebenen erlauben die Definition von komplexen Triggerbedingungen. Selbstverständlich wird auch eine gegenseitige Triggerung mit einem Lauterbach Debugger bzw. einem Echtzeittrace-Tool unterstützt. Damit ist es ein Leichtes, die komplette Entwicklungsumgebung synchron anzuhalten, ganz gleich in welchem der Geräte eine gesetzte Triggerbedingung erkannt wurde.

Alle Logikanalysatoren bieten folgende Möglichkeiten:

- Die aufgezeichneten Rohdaten können für eine Protokollanalyse aufbereitet werden.

- Mehrere Kanäle können zu einem Speicherbus zusammengefasst werden. Mit den Symbol-Informationen aus dem Debugger lassen sich Speicheradressen zur leichteren Interpretation dabei symbolisch darstellen.
- Die Aufzeichnung von Strom und Spannung erlaubt eine Analyse des Energieverbrauchs der Anwendung.

Eine typische Lauterbach Entwicklungsumgebung mit Logikanalysator besteht damit aus:

- Einem Debugger
- Einem Echtzeittrace-Tool zur Aufzeichnung des Programm- und Datenflusses
- Einem Logikanalysator zur Aufzeichnung von anwendungsrelevanten digitalen und analogen Signalen

Die Aufzeichnungen des Echtzeittraces und des Logikanalysators lassen sich zeitlich korrelieren. Alle Anwendungsdetails können so auf einen Blick überprüft werden.

Der neue Power-Integrator II kommt dort zum Einsatz, wo lange Aufzeichnungszeiten gefordert sind. Eine typische Anwendung ist die Analyse von seriellen Protokollen. Wegen der großen Datenmengen, die beim PowerIntegrator II zum Hostrechner übertragen werden müssen, muss die GBit-Ethernet-Schnittstelle des PowerDebug II verwendet werden.

	PowerProbe	PowerIntegrator	PowerIntegrator II
Tracetiefe	256 K Records	512 K Records	256 000 K Records
Kanalzahl	64/32/16	204/102	102/51
Abtastung Timing-Mode	100/200/ 400 MHz	250/500 MHz	250/500 MHz
Abtastung State-Mode	100 MHz	200/400 MHz	200/400 MHz
Adaption	Kabel mit Klemmen	Mictor, Samtec, Pfostenstecker, Klemmen	Mictor, Samtec, Pfostenstecker, Klemmen
Extras	Stimuli-Generator, FPGA-Trace	—	Stimuli-Generator

## Aktuelles zum Thema RTOS-Debugging



Bild 20: Ihr Trainer  
Alexander Herrmann

### Linux: Training

Ab 2009 bietet unser Trainer **Alexander Herrmann** eine Schulung zum Thema „**Debugging von embedded Linux mit TRACE32**“ an.

Falls Sie Interesse an diesem Schulungsthema haben, können Sie entweder an einer unserer regelmäßigen Schulungen am neuen Firmensitz in Höhenkirchen-Siegertsbrunn teilnehmen oder mit Herrn Herrmann einen Termin für eine Schulung in Ihrem Unternehmen vereinbaren.

Ausführliche Informationen zu all unseren Schulungen finden Sie unter:

[www.lauterbach.com/tlist.html](http://www.lauterbach.com/tlist.html)

### Linux: Run & Stop Mode Debugging

- Das Umschalten zwischen JTAG- und GDB-Debugging in der TRACE32-GUI wird jetzt auch für die SH-Architektur unterstützt.
- Für die ARM-Architektur kann der *Debug Communications Channel* – kurz DCC – nun auch gleichzeitig für das GDB-Debugging und das *Linux Terminal Window* genutzt werden.

### Unterstützte SMP-Betriebssysteme

Linux, QNX, Symbian, ThreadX

#### Für folgende Prozessoren

ARM11 MPCore	ARM
Cortex-A9 MPCore	ARM
MIPS34K	MIPS Technologies
MPC8572	Freescale
MPC8641D	Freescale
SH7786	Renesas

### Linux: Paged Breakpoints

Die TRACE32-Software und ein passender Linux-Patch ermöglichen das Setzen eines *Software Breakpoints* für noch nicht geladenen Programmcode (*paged breakpoint*). *Paged Breakpoints* sind aktuell für die ARM- und die MIPS-Architektur möglich.




Bild 21: Paged Breakpoint

### NetBSD: Library Support

Eine Erweiterung des TRACE32-RTOS-Debuggers für das Betriebssystem NetBSD erlaubt nun neben dem Debuggen von Prozessen auch das Debuggen von Bibliotheksfunktionen.

### Neu unterstützte RTOS

ARTX-166 für C166	verfügbar
Linux für Andes, ARC und MicroBlaze	verfügbar
LynxOS 4.0 für PowerPC	verfügbar
LynxOS 5.0 für PowerPC	geplant
LynxOS-SE für PowerPC	geplant
Nucleus für Andes und MicroBlaze	verfügbar
OKL4 für ARM	geplant
QNX 6.4 für ARM, PowerPC, SH und XScale	geplant
RTEMS für ColdFire	verfügbar
RTX-ARM für ARM	verfügbar
ThreadX für Xtensa	verfügbar
Windows CE 6.0 für MIPS	verfügbar
Xikernel für PowerPC	geplant
µClinix für Blackfin	verfügbar

## Neues aus dem Vertrieb

### Neuer Mitarbeiter für Süddeutschland

Seit Januar 2008 verstärkt Stefan Kolbinger unsere Vertriebsabteilung. Sein Fokus liegt vor allem auf der Betreuung unserer Kunden in der Südhälfte Deutschlands und in Österreich. Hierbei kommt ihm seine langjährige Erfahrung im Bereich der embedded Systeme zugute. Bereits während seines Studiums der Elektrotechnik an der TU München, setzte er den Schwerpunkt auf die Mikroprozessortechnik. Im Anschluss arbeitete er über acht Jahre als Entwicklungs-Ingenieur für embedded Software bei Siemens, G&D und Softing. Dabei reichte sein Spektrum von der Konfiguration von Echtzeitbetriebssystemen, über die Programmierung von Treibern, bis hin zur



Bild 22: Stefan Kolbinger

Fehleranalyse während der Integrations- und Testphase. So lernte er die umfangreichen Einsatzmöglichkeiten von Debugging- und Analyse-Tools im gesamten Entwicklungszyklus kennen. Es folgte ein Ausflug zu den großen Rechenzentren. Bei Sun Microsystems perfektionierte er seine Fähigkeiten zur systematischen Fehleranalyse im technischen Support von Highend-Disksystemen. Anfang 2008 kehrte er wieder in die embedded Systemwelt zurück. Er freut sich sehr darauf, Sie bei Ihren Entscheidungen kompetent beraten zu können.

### Neue Niederlassung in Frankreich

Die Lauterbach GmbH erweitert auch 2009 ihre internationale Präsenz. Im März 2009 werden wir eine neue Niederlassung im Süden von Paris eröffnen. Dadurch soll ein noch besserer technischer Support in diesem wichtigen Markt gewährleistet werden.

### BENACHRICHTIGEN SIE UNS

Falls sich Ihre Adresse geändert hat oder Sie kein Mailing mehr von uns erhalten wollen, schicken Sie bitte eine E-Mail an:

[info@lauterbach.com](mailto:info@lauterbach.com)

### Weltweite Niederlassungen

#### Deutschland

Lauterbach GmbH  
Tel. +49 8102 9876 0  
[info@lauterbach.com](mailto:info@lauterbach.com)  
[www.lauterbach.de](http://www.lauterbach.de)

#### USA Ost

Lauterbach Inc.  
Tel. +1 508 303 6812  
[info\\_us@lauterbach.com](mailto:info_us@lauterbach.com)  
[www.lauterbach.com](http://www.lauterbach.com)

#### USA West

Lauterbach Inc.  
Tel. +1 503 524 2222  
[info\\_us@lauterbach.com](mailto:info_us@lauterbach.com)  
[www.lauterbach.com](http://www.lauterbach.com)

#### Frankreich

Lauterbach S.A.R.L.  
[info\\_fr@lauterbach.fr](mailto:info_fr@lauterbach.fr)  
[www.lauterbach.fr](http://www.lauterbach.fr)

#### Großbritannien

Lauterbach Ltd.  
Tel. +44 1256 333 690  
[info\\_uk@lauterbach.com](mailto:info_uk@lauterbach.com)  
[www.lauterbach.co.uk](http://www.lauterbach.co.uk)

#### Italien

Lauterbach Srl  
Tel. +39 02 45490282  
[info\\_it@lauterbach.com](mailto:info_it@lauterbach.com)  
[www.lauterbach.it](http://www.lauterbach.it)

#### China

Suzhou Lauterbach Technologies Co. Ltd.  
Tel. +86 512 6265 8030  
[info\\_cn@lauterbach.com](mailto:info_cn@lauterbach.com)  
[www.lauterbach.cn](http://www.lauterbach.cn)

#### Japan

Lauterbach Japan Ltd.  
Tel. +81 45 477 4511  
[info@lauterbach.co.jp](mailto:info@lauterbach.co.jp)  
[www.lauterbach.co.jp](http://www.lauterbach.co.jp)

**In allen anderen Ländern  
vertreten durch kompetente  
Partner!**